加法器是实现二进制数相加的数字逻辑电路。加法器电路是算术逻辑单元(ALU)的基本组成部分。本文详细介绍了加法器的种类、电路结构、工作原理、应用、优缺点。
什么是加法器
顾名思义，加法器是用来添加二进制数的。加法器电路基本上是一种组合逻辑电路。它是一个内存较少的电路，并执行逻辑上由布尔表达式分配给它的操作。在任何给定时间，输出取决于当前的输入。
图1加法器电路框图
加法器在处理器中用于自增和自减运算符，计算地址，并在ALU中执行算术和逻辑运算。
加法器分类
加法器大致分为两类。它们是:
- 一半加法器
- 完整的加法器
- Multi-bit加法器
一半加法器
半加法器是一种组合算术电路，它将两个二进制数相加，并产生和位(S)和进位(C)作为输出。它用于两个单位二进制数的相加。
完整的加法器
它是由两个半加法器电路组合而成的组合算术电路。它用于3个1位二进制数的相加。
Multi-bit加法器
多位加法器使用全加法器串行或并行构造，称为:
- 串行加法器
- 并行加法器
串行加法器
串行加法器是用全加法器构造的。它有三个单比特输入和两个单比特输出。它是一种对每个时钟(CLK)脉冲逐位执行二进制加法的电路。它是一个顺序逻辑电路。
并行加法器
几个全加法器级联以更快地执行二进制加法。该电路用于求长度大于1位的两个二进制数的和。它是一个组合逻辑电路。
对于每个时钟脉冲，比特是同时添加的。有不同类型的平行的蛇。它们是:
- 纹波进位加法器
- 进位前置加法器
- 进位保存加法器
- 进位增量加法器
- 进位跳过加法器
- 进位选择加法器
- 进位旁路加法器
阅读更多关于并行加法器，它是如何工作的，它的各种类型，应用和优势
半加法器和全加法器的构造与实现
一半加法器
半加法器是一种电路，它将两个二进制数字相加并产生两个输出，即求和和进位。图2为半加法器电路的框图和电路图，其中“A”和“B”为输入变量，称为被加数和加数位分别。求和' S '和进位' C '是两个输出。
让我们检查输入A和B的模加法的可能结果
如果A = 0, B = 0，则Sum = 0, Carry = 0
如果A = 0, B = 1，则Sum = 1, Carry = 0
如果A = 1, B = 0，则Sum = 1, Carry = 0
如果A = 1, B = 1，那么Sum = 0, Carry = 1
图2 - (a)半加法器电路真值表(b)真值表的K-Map化简
输入的真值表表示如图2 - (a)所示。从真值表中可以清楚地看出，当输入互为补充时，Sum为1。当两个输入相似时，Sum值为0。这种情况类似于“异或”门的行为。如果我们分析进位输出，我们得出结论，当两个输入都为1时，进位为1。对于其他条件，它是0。进位的条件类似于与门的功能。因此，我们可以结合求和和进位输出，并使用逻辑实现半加法器电路盖茨如图3(b)所示。
由K-Map化简得到的半加法器电路布尔表达式为:
图3 - (a)块图(b)半加法器电路电路图
完整的加法器
当需要添加3位时，则实现全加法器。它有三个1位数字作为输入，通常写成一个，B,C在在哪里一个和B操作数是和吗C在是前一个不太重要阶段的进位。它将3个1位的数字相加，其中两个被称为操作数，第三个被称为进位。它产生两个输出，它们可以被称为和进位输出。
与半加法器相比，全加法器的实现有点困难。半加法器和全加法器的区别在于全加法器电路有三个输入和两个输出，而半加法器电路只有两个输入和两个输出。这里，A和B是前两个输入，第三个输入是随身携带(C)在)。一旦完整加法器的逻辑设计好了，我们就可以将八个加法器串在一起来创建一个字节范围的加法器，并将进位从一个加法器级联到下一个加法器。
让我们检查输入A, B, C的模加法的可能结果在
如果A = 0, B = 0, C在= 0则Sum = 0, Carry-Out = 0
如果A = 0, B = 0, C在= 1则Sum = 1, Carry-Out = 0
如果A = 0, B =1, C在= 0则Sum = 1, Carry-Out = 0
如果A = 0, B = 1, C在= 1则Sum = 0, Carry-Out = 1
如果A = 1, B = 0, C在= 0则Sum = 1, Carry-Out = 0
如果A = 1, B = 0, C在= 1则Sum = 0, Carry-Out = 1
如果A = 1, B = 1, C在= 0则Sum = 0, Carry-Out = 1
如果A = 1, B = 1, C在= 1则Sum = 1, Carry-Out = 1
从真值表中可以清楚地看出输出和' S '是输入A和半加法器与B和C的和输出之间的异或运算在输入。整体外卖(C出)只有当三个输入中的任何一个为HIGH时才会为“True”。
图4 - (a)全加法器电路真值表(b)真值表的K-Map化简
全加法器电路可以使用真值表和K-Map简化来实现。这个电路可以由两个半加法器组合而成。最初，first Half Adder的电路将用于将输入A和B相加以产生部分和。第二个半加法器电路可以用来增加输入进位C在到前半加法器产生的和，以得到最终输出' S '。如果半加法器的任何一个逻辑产生进位，那么将有一个输出进位。所以,C出将是两个半加法器进位输出的或函数。使用上述全加法器逻辑电路可以实际实现较大的逻辑图。
图5为全加法器电路框图和电路图。有了这种结构，我们可以把两个比特加在一起，从下一个低数量级取一个进位，然后发送一个进位到下一个高数量级。在涉及多比特运算的计算机中，每一位必须用全加法器表示，并且必须同时加起来。因此，要将两个8位数字相加，我们将需要8个全加法器，这可以通过级联两个4位块来形成。
由K-Map化简得到的全加法器电路布尔表达式为:
图5 - (a)块图(b)全加法器电路电路图
加法器电路是如何工作的
为了理解加法器电路的工作原理，让我们考虑使用2个半加法器实现的全加法器电路，如图6所示。为了验证电路，电源连接通过“开关”连接到输入A和b。每个逻辑门的输出使用LED显示。
逻辑高电平= + 5v或开关“ON”
逻辑低=0V或开关为“OFF”
实验验证了图4所示全加法器的真值表。
例子：
如果A = 00 = Switch为' OFF '
B = 0 =开关' OFF '
C在= 1=开关' ON '
然后Sum = 1 = LED 1打开，Carry-Out = 0 = LED 2关闭
图6 -使用两个半加法器的全加法器电路的工作原理
加法器的应用
加法器的应用有:
- 全加法器电路可以用作许多其他更大电路的一部分，如纹波进位加法器，它同时增加n位。
- 专用的乘法电路使用全加法器电路来执行执行乘法。
- 全加法器用于ALU-算术逻辑单元。
- 为了在计算机内部生成内存地址并使程序计数器指向下一条指令，ALU使用了全加数器。
- 全加法器是图形处理单元的一部分，用于图形相关应用。
加法器的优点
其优点包括:
- Half Adder的设计非常简单。它是单比特加法的基本构建块。
- 只要有一个逆变器门，半加法器就可以转换成半减法器。
- 用全加法器可以获得全摆幅输出。
- 功耗低。
- 速度很高。
- 稳健性供电电压缩放。
加法器的缺点
缺点是:
- 它不包含(或照顾)先前进位的加法。
- 因此，它不适合用于多位加法的级联。
- 为了解决这个问题，需要添加三个1位的全加法器。
- 当全加法器用于链结构，如纹波加法器，输出驱动能力降低。
还读:逻辑门-类型，工作原理，应用，优点晶体管-分类，结构，应用，优点PNP晶体管。工作原理、特性及应用T字触发器-构造/设计，工作原理和应用
